桥式斗轮取料机【HDL系列】半减器、全减器以及

减法器可由根基的半减器以及全减器模块组成，概况基于加法器以及操作信号搭建。

界说N比特被减数X，减数Y,差为D（difference）；

来自低比特借位Bi，向高比特借位Bi+1,i为比特序号；

以是，有如下论断：

一、半减器

半减器用于合计两比特Xi以及Yi的减法，输入服从Di以及向高位的借位Bo（Borrow output）。其真值表、逻辑表白式、Verilog形貌以及门电路图如下：

真值表

逻辑表白式

xor呈现异或者。

Verilog妄想

门电路图

二、全减器

全减器区别于半减器在于，全减器输入来自低位的借位Bi（Borrow input），此外两个输入Xi，Yi，输入为Di以及向高位的借位Bo。其真值表、逻辑表白式、Verilog形貌以及门电路图如下：

山东泰尔重工有限公司主营：耙料机、耙砂机、刮板取料机、堆取料机、装船机、卸船机、门座起重机、集装箱起重机、液压翻板、干雾抑尘等产品。始建于1980年，2006年10月重组为省级机械制造有限公司，是机械制造业中集科研、设计、制造、安装“四位一体"的现代化大型企业。主要从事"泰尔”牌耙砂机械、堆取料机械、输送机械、起重机械、港口设备的设计、制造、安装、销售等业务。

真值表

逻辑表白式

Verilog妄想

门电路图

三、减法器

此前，咱们介绍了至关数目的加法器妄想，而减法器与加法用具备相同的妄想方式。

用如下适宜呈现全减器：

依据此全减器搭建16比特减法器，如下图所示，权且称之为行波借位减法器。

除运用半减器以及全减器搭建减法器外，减法器运用操作信号即可能与加法器共用相同的结构。X与Y均接管二进制补码呈现，则：

其中~Y呈现对于Y按比特取反。

以上是基于行波进位加法器更正的电路结构，使其同时具备加法以及减法的功能。由加概况减的操作信号，决定该部件的功能。输入c0=0时呈现加法；c0=1时呈现减法。为了溢出与符号位思考，以上结构*落伍位输入需要与操作信号妨碍异或者以知足减法器的需要。好比0-0的状态。

如下两条RISC-V算术指令：ADD以及SUB

ADD rd, rs1, rs2

SUB rd, rs1, rs2

解决器依据指令译码，分说ADD概况SUB，来共用加法减法单元。

四、Verilog妄想

计划一个16比特的减法器

（1）基于全减器妄想行波借位减法器，根基的全减器模块

（2）依据行波进位加法器，经由操作信号，使其同时具备加法以及减法的功能，留意进位。

源码公共号复原00b。

招待品评斧正，更多浏览，关注纸上谈芯，不定期更新，配合窗习: